Использование логических элементов при построении вычислительных устройств

Логические элементы в радиоэлектронике и их обозначение

https://www.radioradar.net/hand_book/hand_books/logical_elements_radio_electronics_designation.html

Микросхемы типа ЛН («НЕ», инвертор)

http://www.asvcorp.ru/tech/digit/part24.html

Микросхемы типа ЛИ («И»)

http://www.asvcorp.ru/tech/digit/part24a.html

Микросхемы типа ЛЛ («ИЛИ»)

http://www.asvcorp.ru/tech/digit/part24b.html

Микросхемы типа ЛП («исключающее ИЛИ», компаратор)

http://www.asvcorp.ru/tech/digit/part24h.html

Неполный сумматор

Неполный сумматор (англ. half adder) — логическая схема, имеющая два входа и два выхода (бинарный сумматор).

Позволяет вычислять сумму A+B, где A и B — это однобитные двоичные числа.

При этом результатом будут два бита S и C, где S — это младший бит суммы, а C — бит переноса.

Полный сумматор

Полный сумматор (англ. full adder) — логическая схема, которая производит сложение трех битов, часто обозначаемых A, B и Cin.

На выходе получаем два бита S и Cout, где S — это младший бит суммы, а Cout — бит переноса.

Полный сумматор используется при построении двоичного каскадного сумматора.